日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed th this Office.

出 願 年 月 日 Date of Application:

2000年 9月28日

CERTIFIED COPY OF PRIORITY DOCUMENT

₩ **類 番 号**pplication Number:

特願2000-300563

顧 人 plicant (s):


株式会社日立製作所 日立ソフトウエアエンジニアリング株式会社

2001年 4月 6日

特許庁長官 Commissioner, Patent Office







特2000-300563

【書類名】 特許願

【整理番号】 K00012741

【提出日】 平成12年 9月28日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 3/06

G06F 3/301

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県小田原市国府津2880番地 株式会社日立製

作所 ストレージシステム事業部内

【氏名】 井戸 健嗣

【発明者】

【住所又は居所】 神奈川県小田原市国府津2880番地 株式会社日立製

作所 ストレージシステム事業部内

【氏名】 後藤 陽一

【発明者】

【住所又は居所】 神奈川県小田原市国府津2880番地 株式会社日立製

作所 ストレージシステム事業部内

【氏名】 横畑 静生

【発明者】

【住所又は居所】 神奈川県小田原市国府津2880番地 株式会社日立製

作所 ストレージシステム事業部内

【氏名】 本間 繁雄

【発明者】

【住所又は居所】 神奈川県横浜市中区尾上町6丁目81番地 日立ソフト

ウェアエンジニアリング株式会社内

【氏名】 吉野 利之

【特許出願人】

【識別番号】 000005108

特2000-300563

【氏名又は名称】 株式会社日立製作所

【特許出願人】

【識別番号】 000233055

【氏名又は名称】 日立ソフトウェアエンジニアリング株式会社

【代理人】

【識別番号】

100075096

【弁理士】

【氏名又は名称】

作田 康夫

【手数料の表示】

【予納台帳番号】

013088

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 記憶制御装置

【特許請求の範囲】

【請求項1】

複数コンピュータと該複数コンピュータとチャネルパスで接続され、該チャネルパスによって入出力を行なう記憶制御装置と、該記憶制御装置配下にあって、 該コンピュータの入出力データを記憶する記憶デバイスとから構成されるコンピュータシステムに於いて、

該チャネルパスが接続される該記憶制御装置の複数のチャネルポートを優先チャネルポートと非優先チャネルポートに区別し、優先チャネルポートに定義されたチャネルポートは、該コンピュータからのI/O処理を抑制することなく処理し、逆に非優先チャネルポートに定義されたチャネルポートに対しては、単位時間当たりのI/O数などのようなI/O処理単位の目標値を定義し、該コンピュータからのI/O処理を該I/O処理単位に近づける様にフィードバック制御しながら行なう手段を持ち、該手段によって該非優先チャネルポートのI/O処理が該優先チャネルポートのI/O処理に与える影響度を制御することを特徴とする記憶制御装置。

【請求項2】

前記請求項1に記載の記憶制御装置に於いて、

該優先チャネルポートに対してI/O処理単位の目標値を定義し、該優先チャネルポートのI/O処理が、該I/O処理単位の目標値に近づく様に、該非優先チャネルポートでのI/O処理をフィードバック制御しながら行なう手段を持ち、該手段によって該非優先チャネルポートのI/O処理が該優先チャネルポートのI/O処理に与える影響度を制御することを特徴とする記憶制御装置。

【請求項3】

前記請求項1、又は請求項2に記載の記憶制御装置に於いて、

該優先チャネルポートに設定されたチャネルポートのI/O頻度が閾値よりも低い時には、該非優先チャネルポートのI/O処理の抑制を行わない様にするための閾値を定義し、該非優先チャネルポートのI/O処理を抑制しない手段を持ち

、該記憶制御装置全体のI/O処理性能を維持することを特徴とする記憶制御装置。

【請求項4】

前記請求項1、又は請求項2、又は請求項3に記載の記憶制御装置に於いて、 該記憶制御装置に対してI/O処理要求を行なうコンピュータ単位、または、 World Wide Name等の様なコンピュータのパス単位に、優先ホストと非優先ホストを区別し、チャネルポート間だけでなく同一チャネルポート内でも、該非優先ホストのI/O処理を、該目標I/O処理単位に近づける様にフィードバック制御しながら行なう手段を持ち、該手段によって該非優先ホストのI/O処理が該優先ホストのI/O処理に与える影響度を制御することを特徴とする記憶制御装置。

【請求項5】

前記請求項1、又は請求項2、又は請求項3に記載の記憶制御装置に於いて、 該記憶制御装置内のI/O処理を行なう記憶デバイス単位に優先デバイスと非 優先デバイスを区別し、該非優先デバイスのI/O処理を、該目標I/O処理単 位に近づける様にフィードバック制御しながら行なう手段を持ち、該手段によっ て該非優先デバイスのI/O処理が該優先デバイスのI/O処理に与える影響度 を制御することを特徴とする記憶制御装置。

【請求項6】

前記請求項5に記載の記憶制御装置に於いて、

該記憶デバイス内の記憶エリアを優先エリアと非優先エリアに区別し、該非優先エリアのI/O処理を、該目標I/O処理単位に近づける様にフィードバック制御しながら行なう手段を持ち、該手段によって該非優先エリアのI/O処理が該優先エリアのI/O処理に与える影響度を制御することを特徴とする記憶制御装置。

【請求項7】

複数のコンピュータと接続する複数のポートと、前期コンピュータからの I / Oを制御するコントローラとからなる記憶制御装置と、

前期記憶制御装置が受け取った前期コンピュータからのI/〇を記憶する複数の

記憶デバイスで構成する記憶装置とからなる記憶システムであって、

前期コントローラは、予め前期ポート単位に優先または非優先のどちらか一方の値を保持した優先情報テーブルを具備し、前期優先情報テーブルで非優先の値を持ったポートが受信したI/O処理の開始を、予め定義された時間遅らせることを特徴とした記憶システム。

【請求項8】

複数のコンピュータと接続する複数のポートと、前期コンピュータからの I / O を制御するコントローラとからなる記憶制御装置と、

前期記憶制御装置が受け取った前期コンピュータからのI/Oを記憶する複数の 記憶デバイスで構成する記憶装置とからなる記憶システムであって、

前期コントローラは、予め前期コンピュータ単位に優先または非優先のどちらか一方の値を保持した優先情報テーブルを具備し、前期優先情報テーブルで非優先の値を持ったコンピュータから受信したI/O処理の開始を、予め定義された時間遅らせることを特徴とした記憶システム。

【請求項9】

複数のコンピュータと接続する複数のポートと、前期コンピュータからの I / Oを制御するコントローラとからなる記憶制御装置と、

前期記憶制御装置が受け取った前期コンピュータからのI/Oを記憶する複数の 記憶デバイスで構成する記憶装置とからなる記憶システムであって、

前期コントローラは、予め前期記憶デバイス単位に優先または非優先のどちらか一方の値を保持した優先情報テーブルを具備し、前期優先情報テーブルで非優先の値を持った記憶デバイスに対するI/O処理の開始を、予め定義された時間遅らせることを特徴とした記憶システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、記憶制御装置に関し、特に詳細には、コンピュータと該コンピュータと I/O処理を行う記憶制御装置間の負荷バランス制御方式技術に関するものである。

[0002]

【従来の技術】

近年の計算機システムでは、記憶制御装置に対するI/O処理が全体性能のネックとなり易いために、コンピュータからのI/Oに対して、記憶制御装置は、各I/O処理を該記憶制御装置で出し得る最高の性能で実行する事が必要になる。また、複数のコンピュータから複数のパスを通してのI/O処理要求を同時に実行する必要もある。

[0003]

一般的に、記憶制御装置の性能を向上する手段として、キャッシュメモリが使用され、LRU(Least Recently Used.)制御などにより頻繁にアクセスされるデータを出来るだけキャッシュに残すことで、I/O処理性能を向上させることができる。しかし、キャッシュ上に残っているデータが、必ずしも頻繁にアクセスされるデータになるとは限らず、I/O処理におけるアクセスデータパターンによっては、キャッシュヒット率が上がらず、期待するI/O処理性能が得られない場合がある。

[0004]

この様な問題を解決する手段として、例えば、特開平8-263380号公報で開示される技術では、ホストからのアクセス履歴を記録及び解析し、有効なデータをキャッシュ上に長く留め、キャッシュしても無意味と判断したデータは、キャッシュ上から積極的に排除することで、キャッシュヒット率を高め、I/O 処理性能を向上するとしている。

[0005]

【発明が解決しようとする課題】

前記公報で開示される技術は、あくまでも使用可能なキャッシュメモリ資源が、十分に存在する場合に動作した時に有効な手段である。I/O処理が高負荷になるにつれ、前記キャッシュメモリ資源は前記複数のパス間で使用し合うために、使用可能な該キャッシュメモリ資源を確保するための待ち時間が生じ、I/O処理のスループットが低下する。また、複数のコンピュータが、同時に同一のキャッシュメモリ資源を必要とした場合にも該キャッシュメモリ資源を確保するた

めの待ち時間が生じ、業務等におけるI/O処理優先度の高いコンピュータと低いコンピュータ間で該キャッシュメモリ資源確保の競合が発生していた場合、該I/O処理の優先度の低いコンピュータの処理が該I/O処理優先度の高いコンピュータの処理に影響を与えてしまう。

[0006]

また、記憶制御装置全体としてのキャッシュメモリの使用率が高くなるにつれ、キャッシュメモリ資源を確保するための競合が発生し、例えば、バックグラウンドで行う様な処理優先度の比較的低いI/Oが、例えば、オンラインで実行する様な処理優先度の高いI/Oに影響を与えてしまうことになる。

[0007]

本発明の目的は、複数のパスから複数のコンピュータが、複数の記憶デバイスに発行するI/Oを処理する記憶制御装置に於いて、処理優先度の比較的低いI/Oが、処理優先度の高いI/Oに影響を与えないこと、及び記憶制御装置全体としての処理性能を維持することである。

[0008]

【課題を解決するための手段】

上記目的を達成する為に、記憶制御装置内に設けたプロセッサ間共有メモリに 於いて、チャネルポート単位毎に優先チャネルポート情報を持たせ、「優先」と 設定されているチャネルポートに対しては目標 I / O P S (I / O per se cond)情報を定義し、「優先」ポートの I / O 処理の目標値が該目標 I / O P S に達することができる様に、「優先」と設定されていないチャネルポートに 対しての I / O 処理に対してフィードバック抑制を実施する。

[0009]

また、コンピュータ毎に優先ホスト情報を持たせ、「優先」と設定されている コンピュータに対して目標 I / O P S 情報を定義し、「優先」コンピュータから の I / O 処理の目標値が当該目標 I / O P S に達することができるよう、「優先 」と設定されていないコンピュータからの I / O 処理に対してフィードバック抑 制を実施する。

[0010]

同様、デバイス毎に優先デバイス情報を持たせ、「優先」と設定されているデバイス対して目標 I / O P S 情報を定義し、「優先」デバイスへの I / O 処理の目標値が当該目標 I / O P S に達することができるよう、「優先」と設定されていないデバイスへの I / O 処理に対してフィードバック抑制を実施する。

[0011]

【発明の実施の形態】

以下、図面を参照しながら本発明についての説明をする。

[0012]

図1は、本発明におけるコンピュータシステムの一実施例を示した図である。 図1のコンピュータシステムに於いて、記憶制御装置301は、チャネルパス2 01~204を介してコンピュータ101~104に接続され、複数記憶デバイ ス601、602、603、604…に対して要求される I / O処理を制御する 。記憶制御装置301は、チャネルポート401~404及びI/O処理制御部 (プロセッサ)501~504と各々に備わる個別メモリ506~509、及びI /〇処理制御部(プロセッサ)501~504からアクセス可能な共有メモリ50 5、キャッシュメモリ510からなる。I/O処理制御部501~504は、そ れぞれ独立に複数記憶デバイス601…に対してデータの入出力を行う。共有メ モリ505には、コンピュータ101~104からのI/O処理要求を実行する 際にI/〇処理の優先度を判定する為のチャネルポート情報管理テーブル511 、ホスト情報管理テーブル521、記憶デバイス情報管理テーブル531が格納 される。毎回のI/〇処理開始時に、これらのテーブルを元にI/〇処理開始可 否を決定する。チャネルポート情報管理テーブル511では、処理を開始しよう としている I /〇の対象チャネルパスが「優先」かどうかをチェックし、優先で あれば、そのまま処理を継続、優先でなければ、該チャネルのI/Oにある程度 の抑制をかけながら、I/〇処理を実行する。同様に、ホスト情報管理テーブル 521では、処理を開始し様としているI/Oの対象コンピュータが「優先」か どうかをチェックし、記憶デバイス情報管理テーブル531では、処理を開始し 様としているI/Oの対象記憶デバイスが「優先」かどうかをチェックすること

で該I/〇の動作を制御する。

[0013]

図2は、記憶制御装置301内のチャネルポート401に、コンピュータ101~104が全て接続されている構成を示したものである。この場合には、1チャネルポートにI/Oが集中するので、チャネルポート情報管理テーブル511の情報では、何の効果も及ぼさないが、コンピュータ101~104間で優先度を持たせたい場合には、ホスト情報管理テーブル521の設定によって、優先コンピュータを定義し、他コンピュータのI/O処理の影響を抑えることができる。ホスト情報管理テーブル(521)の設定単位をコンピュータ単位ではなくWorld Wide Nameのパス単位に優先度をもたせることができる。

[0014]

図3は、記憶制御装置301内のチャネルポート401に、コンピュータ101のみが接続されている構成を示したものである。この場合には、1チャネルポートのみのI/Oであり、また影響を及ぼし合うコンピュータもいないため、チャネルポート情報管理テーブル511やホスト情報管理テーブル521の情報では、何の効果も及ぼさないが、記憶デバイス601~604…の間で優先度を持たせたい場合には、記憶デバイス情報管理テーブル531の設定によって、優先記憶デバイスを定義し、他記憶デバイスのI/O処理の影響を抑えることができる。

[0015]

図4は、共有メモリ505内にチャネルポート情報管理テーブル511を格納する図である。チャネルポート情報管理テーブル511は、チャネルポート毎に情報を管理し、各情報は、優先チャネルポート情報512と、非優先チャネルポート情報516に分かれる。優先チャネルポート情報512は、該チャネルポートが優先チャネルポートかどうかを判別する優先チャネルポート識別情報Pc513と、非優先チャネルポートがI/O処理を抑制するかどうかを判断するためのIOPS閾値情報It514と、実際の当該チャネルポートの稼動状態を示すIOPS稼動情報Ie515と、優先チャネルポートに設定する時に、目標とす

るI/O処理性能を設定するための目標IOPS情報Io519からなる。具体的には、IOPS閾値情報It514は、現在稼働中のIO数より算出されるIOPS稼動情報Ie515がIOPS閾値情報It514を超えた場合、「優先」と設定されていないチャネルポートに対するI/O処理が抑制されるようになる。

[0016]

また、非優先チャネルポート情報516は、該チャネルポートが非優先チャネルポートの場合にI/O処理を抑制するためのディレイ設定値dt517、ディレイタイマDt518と、I/O処理の上限を設定するためのIOPS上限値Iu51A、I/O処理を抑制する時の下限を設定するIOPS下限値IL51B、IOPS稼動情報Ie51Cからなる。具体的には、上述のIOPS稼動情報Ie514がIOPS閾値情報It514を超えた場合に、非優先チャネルポートから受け付けたI/Oの処理開始をディレイ設定値dt517分遅らせる(I/O処理を待機させる)のに用いる。タイマDt518は、ディレイ設定値dt517の時間をカウントアップする為の領域で、非優先チャネルポートから受け付けた時点で値が初期化され、タイマのカウントアップを開始する。

[0017]

図5は、共有メモリ505内にホスト情報管理テーブル521を格納する図である。ホスト情報管理テーブル521はホスト毎に情報を管理し、各情報は、優先ホスト情報522と、非優先ホスト情報526に分かれる。優先ホスト情報522は、該ホストが優先ホストかどうかを判別する優先ホスト識別情報Ph523と、非優先ホストがI/〇処理を抑制するかどうかを判断するためのIOPS閾値情報It524と、実際の当該ホストの稼動状態を示すIOPS稼動情報Ie525と、優先ホストに設定する時に、目標とするI/〇処理性能を設定するための目標IOPS情報Io529からなる。また、非優先ホスト情報526は、該ホストが非優先ホストの場合にI/〇処理を抑制するためのディレイ設定値は1527、ディレイタイマDt528と、I/〇処理の上限を設定するためのIOPS上限値Iu52A、I/〇処理を抑制する時の下限を設定するIOPS下限値IL52B、IOPS稼動情報Ie52Cからなる。

[0018]

図6は、共有メモリ505内に記憶デバイス情報管理テーブル531を格納する図である。記憶デバイス情報管理テーブル531は記憶デバイス毎に情報を管理し、各情報は、優先記憶デバイス情報532と、非優先記憶デバイス情報536に分かれる。優先記憶デバイス情報532は、該記憶デバイスが優先記憶デバイスかどうかを判別する優先記憶デバイス識別情報Pd533と、非優先記憶デバイスがI/O処理を抑制するかどうかを判断するためのIOPS閾値情報It534と、実際の当該記憶デバイスの稼動状態を示すIOPS稼動情報Ie535と、優先記憶デバイスに設定する時に、目標とするI/O処理性能を設定するための目標IOPS情報Io539からなる。また、非優先記憶デバイス情報536は、該記憶デバイスが非優先記憶デバイスの場合にI/O処理を抑制するためのディレイ設定値dt537、ディレイタイマDt538と、I/O処理の上限を設定するためのIOPS上限値Iu53A、I/O処理を抑制する時の下限を設定するためのIOPS上限値Iu53A、I/O処理を抑制する時の下限を設定するためのIOPS上限値Iu53A、I/O処理を抑制する時の下限

[0019]

図7は、チャネルポートをパラメータとして、I/O処理におけるコマンド起動可否をチェックするフローを示した図である。図7のフローにおいて、まず優先チャネルポート識別情報Pcを取得する801。自チャネルポートが優先チャネルポートならばコマンド処理OKで処理を終了する802。自チャネルポートが優先チャネルポートが存在するかどうかをチェックし、優先チャネルポートが存在しなければ、コマンド処理OKで処理を終了する803。他ポートに優先チャネルポートが存在する場合は、優先チャネルポートのIOPS閾値情報ItとIOPS稼動情報Ieを取得し804、805、他チャネルポートにIt < Ieのポートがなければ、コマンド処理OKで処理を終了する806。 It < Ieのポートがある場合、自チャネルポートのディレイ設定値dtとディレイタイマDtを取得し807、808、dt < Dtとなる迄Dtを更新しながら811、コマンド処理をNGとする813。 dt < Dtとなった時点で809Dtは初期化し810、コマンド処理OKとす

る812。この様に非優先チャネルポートは自I/Oを抑制することによって、 優先チャネルポートのI/Oに影響を与えない様にする。

[0020]

図8は、ホストをパラメータとして、I/O処理におけるコマンド起動可否をチェックするフローを示した図である。図8のフローに於いて、まず優先ホスト 識別情報Phを取得する901。自ホストが優先ホストならばコマンド処理OKで処理を終了する902。自ホストが優先ホストでないならば、他ホストに優先ホストが存在するかどうかをチェックし、優先ホストが存在しなければ、コマンド処理OKで処理を終了する903。他ホストに優先ホストが存在する場合は、優先ホストのIOPS閾値情報ItとIOPS稼動情報Ieを取得し904、905、他ホストにIt<Ieのホストがなければ、コマンド処理OKで処理を終了する906。It<Ieのホストがある場合、自ホストのディレイ設定値dtとディレイタイマDtを取得し907、908、dt<Dtとなる迄Dtを更新しながら911、コマンド処理をNGとする913。 dt<Dtとなった時点で909Dtは初期化し910、コマンド処理OKとする912。このように非優先ホストは自I/Oを抑制することによって、優先ホストのI/Oに影響を与えないようにする。

[0021]

同様に図9は、記憶デバイスをパラメータとして、I/O処理におけるコマンド起動可否をチェックするフローを示した図である。図9のフローにおいて、まず優先記憶デバイス識別情報Pdを取得する1001。自記憶デバイスが優先記憶デバイスならばコマンド処理OKで処理を終了する1002。自記憶デバイスが優先記憶デバイスでないならば、他記憶デバイスに優先記憶デバイスが存在するかどうかをチェックし、優先記憶デバイスが存在しなければ、コマンド処理OKで処理を終了する1003。他記憶デバイスに優先記憶デバイスが存在する場合は、優先記憶デバイスのIOPS閾値情報ItとIOPS稼動情報Ieを取得し1004、1005、他記憶デバイスにIt<Ieの記憶デバイスがなければ、コマンド処理OKで処理を終了する1006。 It<Ieの記憶デバイスがある場合、自記憶デバイスのディレイ設定値dtとディレイタイマDtを取得し

1007、1008、dt<Dtとなる迄Dt を更新しながら1011、コマンド処理をNGとする1013。 dt<Dtとなった時点で1009Dt は初期化し1010、コマンド処理OKとする1012。このように非優先記憶デバイスは自I/Oを抑制することによって、優先記憶デバイスのI/Oに影響を与えないようにする。

[0022]

更に図4~9と同様にして、記憶デバイス内のエリアを優先エリアと非優先エリアに分割することで、同一記憶デバイス内であっても、非優先エリアに対する I / O処理を抑制し、「優先」に指定されたエリアに対する I / O処理に影響を与えないように制御する方法もある。

[0023]

図10は、チャネルポートによるコマンド起動チェック(814)とホストによるコマンド起動チェック(914)と記憶デバイスによるコマンド起動チェック(1014)を組み合わせた例である。図10の例では、チャネルポート、ホスト、記憶デバイス全でに「優先」の設定がされている場合、I/O処理における全てのパラメータが「優先」を満たしている場合のみ、I/O処理に抑制がかからない。それ以外のI/O処理は、前記のI/O処理に影響を及ぼさないようにするために、必ずディレイが生じることになる。また、コマンド処理(1104)ではコマンドに従ったリードまたはライト処理以外に、次のI/O処理を想定して目的レコード以外の先読み処理を行なう場合などがあるが、このような処理に対してもチャネルポート、ホスト、記憶デバイス全でに「優先」の設定がされていなければ、当該先読み処理に抑制をかける。

[0024]

図11は、記憶制御装置と接続されるサービスプロセッサ701から情報を設定し、非優先チャネルポートのI/O処理のディレイを調整することで、優先チャネルポートのIOPSが目標IOPSに最も近づく様に制御する為のフローを示した図である。まず、サービスプロセッサ701から優先チャネルポート識別情報513、IOPS関値情報514、目標IOPS情報519と、非優先チャネルポートのIOPS上限値51A、IOPS下限値51Bを設定する。IOP

S上限値51Aの値は、優先チャネルポートのI/O処理にどの程度の影響を及ぼすか正確にはわからないので、実環境に即した推測値を設定する。I/O処理制御部では、設定されたIOPS上限値を取得し1111、IOPS上限値からI/O処理ディレイ設定値 d t 5 1 7を算出し1112この値を元に一定時間I/O処理を行う1113。その後優先チャネルポートのIOPS稼動情報Ie515、目標IOPS情報Io519、非優先チャネルポートのIOPS下限値IL51Bを取得する1114、1115。IeとIoに差分がなければ(または無視できる程度に差分が小さいと判断した場合)、優先チャネルポートのI/O処理性能は目標に到達していると判断し、ディレイ設定値517はそのままでI/O処理を継続する。優先チャネルポートのI/O処理性能が目標に到達できていなくても自ポートのI/OPSがIuとILの範囲から外れた場合にも調整は不可能と判断し、ディレイ設定値 d t 5 1 7 はそのままで I/O処理を継続する。それ以外の場合には図に示す式に基づいてディレイ設定値 d t を再設定し、処理1113へ戻る。これを繰り返すことにより、最適なディレイ設定値 d t を求めることができる。

[0025]

優先/非優先ホスト、優先/非優先記憶デバイスの情報についても優先/非優 先チャネルポートの情報と同様に設定することができる。

[0026]

図12は、記憶制御装置と接続されるサービスプロセッサ701から設定した情報を基に、非優先チャネルポートのI/O処理のディレイを調整し、非優先チャネルポートのI/OPS上限値に近づく様に制御して、非優先チャネルポートのI/O処理を制限することで、優先チャネルポートのI/OPSが目標I/OPSに最も近づくようにする為のフローを示した図である。まず、サービスプロセッサ701から優先チャネルポート識別情報513、IOPS閾値情報514と、非優先チャネルポートのIOPS上限値Iu51Aを設定する。IOPS上限値Iu51Aの値は、優先チャネルポートのI/O処理にどの程度の影響を及ぼすか正確にはわからないので、実環境に即した推測値を設定する。I/O処理制御部では、設定されたIOPS上限値を取

得し1121、IOPS上限値からI/O処理のディレイ設定値d t 517を算出し1122この値を元に一定時間I/O処理を行う1123。その後優先チャネルポートのIOPS稼動情報Ie51Cを取得する1124。 IeとIuに差分がなければ(または無視できる程度に差分が小さいと判断した場合)、優先チャネルポートのI/O処理性能は目標に到達していると判断し、ディレイ設定値d t 517はそのままでI/O処理を継続する。

[0027]

それ以外の場合には図に示す式に基づいてディレイ設定値 d t を再設定し1126、処理1123へ戻る。これを繰り返すことにより、最適なディレイ設定値 d t を求めることができる。この結果、優先チャネルポートのI/OPSが目標 とする値に達していなければ、サービスプロセッサ701からI/OPS上限値 I u 51Aの値を再設定することを繰り返すことにより、最適なI/O処理状態を模索する。優先/非優先ホスト、優先/非優先記憶デバイスの情報についても 優先/非優先チャネルポートの情報と同様に設定することができる。

[0028]

以上の方式により、優先的に行ないたいI/Oの処理性能を最大限に引き出すためには、その他の優先度を落としてもよいI/Oに制限をかけながら処理させることで実現することができる。

[0029]

【発明の効果】

本発明による、優先度を落としてもよい I / O は抑制しながら処理させることで、優先的に行ないたい I / O の処理性能を維持する方式においては、以下の効果がある。

[0030]

(1)複数チャネルポートでI/O処理を行なっている場合、性能を維持したいチャネルポートを優先チャネルポートとして設定しておくことで、記憶制御装置全体でI/O処理が過負荷状態になっても、優先チャネルポートとして設定したチャネルポートは、一定の性能を維持することが可能である。

[0031]

(2)複数ホストが一つのチャネルポートに集中している場合には、優先したいホストを優先ホストとして設定しておくことで、記憶制御装置全体でI/O処理が過負荷状態になっても、優先ホストとして設定したホストは、一定の性能を維持することが可能である。

[0032]

(3) 一つのホストが複数の記憶デバイスに I / O処理を行っている場合に、優先したい記憶デバイスを優先記憶デバイスとして設定しておくことで、記憶制御装置全体で I / O処理が過負荷状態になっても、優先記憶デバイスとして設定した記憶デバイスへの I / O処理は、一定の性能を維持することが可能である。

[0033]

(4)上記(1)~(3)を組み合わせることで、特定のチャネルパスの特定のホストから特定の記憶デバイスへ発行されるI/Oのみ性能を維持するなど、優先するI/O処理条件を特定化させることが可能になり、より細かいI/O処理環境を構築することが可能である。

【図面の簡単な説明】

【図1】

サービスプロセッサ及び、これと通信を行なうことができる複数のプロセッサを持つ記憶制御装置配下の複数の記憶デバイスと I / O 処理を行なうコンピュータシステムの概略を示す図

【図2】

図1において、複数のコンピュータが一つのチャネルポートに接続され、記憶 制御装置配下の複数の記憶デバイスと I / O 処理を行なうコンピュータシステム の概略を示す図

【図3】

図1において、一つのコンピュータが記憶制御装置配下の複数の記憶デバイス とI/O処理を行なうコンピュータシステムの概略を示す図

【図4】

記憶制御装置内の共有メモリにあって、チャネルポートの優先/非優先を管理

、及び制御するためのテーブル

【図5】

記憶制御装置内の共有メモリにあって、ホストの優先/非優先を管理、及び制御するためのテーブル

【図6】

記憶制御装置内の共有メモリにあって、記憶デバイスの優先/非優先を管理、 及び制御するためのテーブル。

【図7】

チャネルポートに関しての優先/非優先を判断し、コマンド起動可否をチェックする処理を示したフロー。

【図8】

ホストに関しての優先/非優先を判断し、コマンド起動可否をチェックする処理を示したフロー。

【図9】

記憶デバイスに関しての優先/非優先を判断し、コマンド起動可否をチェック する処理を示したフロー

【図10】

チャネルポート、ホスト、記憶デバイスに関しての優先/非優先をそれぞれ判断し、コマンド起動可否をチェックする処理を示したフロー

【図11】

サービスプロセッサから優先/非優先のチャネルポート情報を設定し、該情報を元に、「優先」に設定されたチャネルポートのI/O処理に与える影響を最小限に抑えるように、「優先」に設定されたチャネルポートの目標値を基準に、「非優先」に設定されたチャネルポートのI/Oに対するディレイを調整する処理を示したフロー

【図12】


サービスプロセッサから優先/非優先のチャネルポート情報を設定し、該情報 を元に、「優先」に設定されたチャネルポートのI/O処理に与える影響を最小 限に抑えるように、「非優先」に設定されたチャネルポートの上限値を基準に、 「非優先」に設定されたチャネルポートの I / O に対するディレイを調整する処理を示したフロー


【符号の説明】


101~104…コンピュータ、201~204…チャネルパス、301~ 記憶制御装置、401~404・・・記憶制御装置のチャネルポート、501~5 0 4·・・· I / O 処理制御部(プロセッサ)、505·・・・プロセッサ間共有メモリ、 506~509・・・プロセッサ個別メモリ、510・・・キャッシュメモリ、601 ~604・・・記憶装置、701・・・サービスプロセッサ、511・・・チャネルポー ト情報管理テーブル、512・・・優先チャネルポート情報、513・・・優先チャネ ルポート識別情報、514・・・IOPS閾値情報、515・・・IOPS稼動情報、 516・・・非優先チャネルポート情報、517・・・ディレイ設定値、518・・・デ ィレイタイマ、519・・・目標IOPS情報、51A・・・OPS上限値、51B・・ ・IOPS下限値、51C・・・IOPS稼動情報、521・・・ホスト情報管理テー ブル、522-優先ホスト情報、523・・・優先ホスト識別情報、524・・・IO PS閾値情報、525・・・IOPS稼動情報、526・・・非優先ホスト情報、52 7…ディレイ設定値、528…ディレイタイマ、529…目標 I OPS情報 、 5 2 A・・・IOPS上限値、 5 2 B・・・I/OPS下限値、 5 2 C-IOPS稼 動情報、531・・・記憶デバイス情報管理テーブル、532・・・優先記憶デバイス 情報、533・・・優先記憶デバイス識別情報、534-IOPS閾値情報、53 5-IOPS稼動情報、536-非優先記憶デバイス情報、537-ディレイ設 定値、538-ディレイタイマ、539-目標IOPS情報、53A-IOPS 上限値、53B-IOPS下限値、53C-IOPS稼動情報、701ーサービ スプロセッサ、801~814、901~914、1001~1014、110 1~1105、1111~1117、1121~1126-処理ステップ

【書類名】 図面


【図1】









【図4】




【図5】




【図6】




【図7】




【図8】



【図9】




【図10】




【図11】

図11



【図12】



【書類名】要約書

【要約】

【課題】

優先的に処理したいI/Oを、他のI/O処理に影響されることなく性能を維持しながら処理させるため、I/O処理を優先と非優先に分け、非優先のI/Oを抑制しながら処理することで、優先のI/Oは他のI/O処理に影響されることなく性能を維持しながら処理する。

【解決手段】

記憶制御装置301はI/O処理制御部501~504に共通なメモリ505 を保有し、メモリ505内に複数のI/O処理を優先と非優先に分割し制御する ための情報を管理し、非優先のI/Oは処理を抑制しながら動作させる。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2000-300563

受付番号

50005047540

書類名

特許願

担当官

風戸 勝利

9083

作成日

平成12年10月 3日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000005108

【住所又は居所】

東京都千代田区神田駿河台四丁目6番地

【氏名又は名称】

株式会社日立製作所

【特許出願人】

【識別番号】

000233055

【住所又は居所】

神奈川県横浜市中区尾上町6丁目81番地

【氏名又は名称】

日立ソフトウエアエンジニアリング株式会社

【代理人】

申請人

【識別番号】

100075096

【住所又は居所】

東京都千代田区丸の内1-5-1 株式会社日立

製作所 知的所有権本部内

【氏名又は名称】

作田 康夫

出願人履歴情報

識別番号

[000005108]

1. 変更年月日 1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所

出願人履歴情報

識別番号

[000233055]

1. 変更年月日

1990年 8月 7日

[変更理由]

新規登録

住 所

神奈川県横浜市中区尾上町6丁目81番地

氏 名

日立ソフトウエアエンジニアリング株式会社